本篇文章1673字，讀完約4分鐘

兩個(gè)月前，也就是曾經(jīng)的fpga巨頭altera被英特爾收購(gòu)4年后，英特爾推出了“全面借助自己的能力”開(kāi)發(fā)的新一代fpga產(chǎn)品——agilex。 與此前altera推出的stratix、arria、cyclone、max等產(chǎn)品系列完全不同，agilex是全新的fpga系列，“體現(xiàn)了你能想象到的所有intel相關(guān)技術(shù)資源”

這里的“相關(guān)技術(shù)資源”基本上與英特爾在年末“體系結(jié)構(gòu)日”中提出的流程和包、體系結(jié)構(gòu)、存儲(chǔ)器和存儲(chǔ)、互聯(lián)、安全、軟件這“六大技術(shù)支柱”相同 盡管當(dāng)時(shí)英特爾宣布將盡快將6個(gè)技術(shù)支柱應(yīng)用于整個(gè)工程部門(mén)，并落實(shí)到已經(jīng)上市或即將上市的產(chǎn)品和技術(shù)計(jì)劃中。 然而，短短不到半年，agilex fpga就成為了“六大技術(shù)支柱”落地的最佳載體，英特爾強(qiáng)大的系統(tǒng)開(kāi)發(fā)和集成能力顯露無(wú)遺。

見(jiàn)一斑而知全豹

agilex結(jié)合了agile (敏捷)和flexible )兩個(gè)詞，這兩個(gè)優(yōu)點(diǎn)是現(xiàn)代fpga技術(shù)最核心的兩個(gè)關(guān)鍵點(diǎn)。 英特爾今年承諾根據(jù)客戶的需求提供五種不同的體系結(jié)構(gòu)，包括單獨(dú)的cpu+fpga、集成在封裝中的cpu+fpga、集成intel cpu/fpga/arm三者的fpga等。

理由很明顯。 整合不僅可以降低延遲、提高性能和性能/功耗比，還可以統(tǒng)一解決方案和fpga之間的工具流程，為各種性能要求提供更廣泛的體系結(jié)構(gòu)支持。 4年后，agilex fpga通過(guò)異構(gòu)體系結(jié)構(gòu)，實(shí)現(xiàn)了不同流程、不同邏輯單元之間的集成，在靈活性和定制化方面實(shí)現(xiàn)了突破。

根據(jù)英特爾2月的基準(zhǔn)，agilex以最大時(shí)鐘頻率( fmax )比stratix 10提高了40%，總功耗最多減少了40%。 此外，agilex還具有最多40個(gè)浮點(diǎn)的dsp性能( fp16配置)和92個(gè)頂級(jí)dsp性能) int8配置)。

坦率地說(shuō)，agilex fpga僅靠異構(gòu)體系結(jié)構(gòu)實(shí)際上無(wú)法實(shí)現(xiàn)上述性能指標(biāo)。 那么，agilex fpga中還隱藏著尚不為人知的“黑科技”嗎？

. 10納米工藝和高級(jí)3d封裝

對(duì)于像英特爾這樣有“端到端”處理方案的半導(dǎo)體巨頭來(lái)說(shuō)，擁有先進(jìn)的半導(dǎo)體工藝技術(shù)和封裝技術(shù)是構(gòu)建先進(jìn)產(chǎn)品的基礎(chǔ)和關(guān)鍵。 在體系結(jié)構(gòu)日之后的ces 2019展上，英特爾將推出“ice lake”P(pán)C解決方案、“l(fā)akefield”客戶端平臺(tái)、“snow ridge”互聯(lián)網(wǎng)系統(tǒng)芯片、“ice lake”等產(chǎn)品

為了確保性能的一致性，agilex fpga器件核心的fpga邏輯結(jié)構(gòu)芯片同樣采用英特爾10納米芯片制造技術(shù)構(gòu)建，這也是目前世界上最先進(jìn)的finfet制造技術(shù)之一。 此外，agilex還提供了高性能、低成本的應(yīng)用，用于融合英特爾獨(dú)有的嵌入式多芯片互連橋( emib )集成3d異構(gòu)系統(tǒng)級(jí)封裝( sip )技術(shù)，并將chiplets和fpga的邏輯結(jié)構(gòu)芯片集成到同一個(gè)封裝中

.第二代英特爾超線程( hyper )架構(gòu)和芯片組架構(gòu)

agilex fpga的邏輯結(jié)構(gòu)芯片使用第二代英特爾超線程( hyper )架構(gòu)，與第一代架構(gòu)一樣，整個(gè)核心結(jié)構(gòu)采用了附加的寄存器超線程( hyper-registers )，第二代架構(gòu)提高了整體結(jié)構(gòu)性能 其中最大的改進(jìn)之一是在超級(jí)寄存器中增加了高速旁路。

另一方面，chiplets是一個(gè)物理ip模塊，可以通過(guò)封裝級(jí)別的集成方法和標(biāo)準(zhǔn)化接口集成其他chiplets。 通過(guò)一種叫做chiplets的混合模型，收發(fā)器的數(shù)量不再受信道數(shù)量的限制。 設(shè)計(jì)者要增加或減少收發(fā)器的通道數(shù)，只需要添加必要的收發(fā)器chiplets即可，無(wú)需為了整合不同的通道數(shù)而重新定位芯片。 光是這樣，英特爾就將一個(gè)收發(fā)器通道的速度從58gbps提高到了112gbps。

.高性能解決方案接口

作為數(shù)據(jù)中心中cpu的硬件加速器，加速深度學(xué)習(xí)的模型訓(xùn)練、金融計(jì)算、互聯(lián)網(wǎng)功能卸載等各種APP應(yīng)用是目前fpga的首要應(yīng)用場(chǎng)景。 但是，該行業(yè)要處理的核心問(wèn)題之一是緩存的一致性。 也就是說(shuō)，需要確定cpu和硬件加速器之間的存儲(chǔ)器互聯(lián)協(xié)議。